読者です 読者をやめる 読者になる 読者になる

Miho's Memory

組込みとアートとまぜまぜ

TOPPERS on PSoC をぺたんこボードに ^^

PSoC Advent Calendar2016  12/8  空いてたところを埋めたった!

あっちむいてほいっ♪ ~ 魂吹き込み編 ~ からの枝分かれ ^^#
ここではもういっちょの ” お手軽ぺたんこボード ”
” CY8CKIT-059 PSoC5LP PROTOTYPING KIT "

http://www.cypress.com/documentation/development-kitsboards/cy8ckit-059-psoc-5lp-prototyping-kit-onboard-programmer-and

TOPPERSを載せちゃいましょ♪

☆ 脳みそを用意します!

あっちむいてほいっ♪ ~ 魂吹き込み編 ~ の ” 脳みそはこれ! ” を参照してね ^^#
そして ” 脳みそ注入!” の ①から③ まで進んでね ^^#

☆ 脳みそをいぢります!

現在(TOPPERSサイトからDLした素のまま)の プロジェクトは,
PSoC5LP(CY8C5868AXI-LP035)用になっています.
なので,今回の ぺたんこキット(CY8C5888LTI-LP097)用にいぢります.

① Device の選択
     プロジェクト名を右クリック.Device Selector を選択します

f:id:MihoN:20161214222722p:plain

     ” CY8C5888LTI-LP097 " を選択します

f:id:MihoN:20161214223128p:plain

② Clock をいぢります
     Workspace Explore の Design Widw Resources の Clocks を Wクリック.
     Clock 画面の Edit Clock タブをクリック.
     以下の画面がでてきます.

Before:

f:id:MihoN:20161215002338p:plain

     CY8C5888LTI-LP097 のプロジェクトのクロックを以下のように変更します

After:

f:id:MihoN:20161215005340p:plain

     XTAL -> チェックはずす!(これ一番のポイント)
     IMO -> Osc : 3MHz ±1%
     PLL -> Input : IMO(3MHz),Desired : 24MHz
     Master Clock -> PLL_OUT(24MHz),Divider 1
     ILO -> Route : 1kHz
     Bus Clock -> Divider 1
     ※ 変更する理由はあとで書きまする ^-^

③ USBシリアル変換モジュールとつなぐ Rx/Tx の Pin 配線をします
     Rx_1 -> P12[6]
     Tx_1 -> P12[7]

④ Build して,書き込んで,シリアル出力してみよう!
     やり方は,『あっちむいてほいっ♪ ~ 魂吹き込み編 ~』を見てね ^^#

f:id:MihoN:20161215013452j:plain
ターミナルに task1-task3 の起動が確認されたら成功!!(^^♪

さて, 
☆彡 なぜクロックをいぢったのか

結論は,TOPPERSサイトからDLした素のままのプロジェクトのクロックは,外部クロック供給モードになっている.

が!

CY8CKIT-059 PSoC5LP PROTOTYPING KIT には外部クロックは無い.
なので,外部クロック(XTAL)供給モードを無くし,内部クロックで動くように設定の変更をする(上記 Edit Clock 画面参照)

① CY8C5888LTI-LP097 のデータシートから 外部クロック(XTAL)が繋がるならどのピンなのかを確認してみよう!
     CY8C5888LTI-LP097 の データシート 7ページ

http://www.cypress.com/file/45906/download

 

f:id:MihoN:20161215094324p:plain
XTAL をつなげるとしたら P15[0],P15[1] ってことがわかる.

② 実際はどうなってる?!CY8CKIT-059 PSoC5LP PROTOTYPING KIT のスケマを見てみよう!

f:id:MihoN:20161215094839p:plain
P15_0 にも P15_1 にも XTAL はつながってないね ^^
ってことは,CY8CKIT-059 PSoC5LP PROTOTYPING KIT は内部クロックで動いているね Congratulations!!★(*^-゚)⌒☆

TOPPERSサイトからDLした素のプロジェクトが対象にしたボードについても確認しとこう!!
     対象ボードとしてるのは,CQ出版の付録ボードです.どんなボードなのかは,
     あっちむいてほいっ♪ ~ 魂吹き込み編 ~ をみてね!
対象ボードは CY8CKIT-050 

http://japan.cypress.com/documentation/development-kitsboards/cy8ckit-050-psoc-5lp-development-kit
このボードの回路図をみてみよう!
クリスタルみつかるかなぁー ^-^

f:id:MihoN:20161228103050j:plain

あったぁー!! P15[0],P15[1] に クリスタル はつけん!!
このボードを元に作られたTOPPERSプロジェクトなので,XTAL が設定されていたわけですね ^-^
ぺたんこボードには外付けクリスタルないからね,だからクロックの変更が必要なのでした ^-^

というわけで,Device Selector でターゲットデバイスに変えたけど,クロック等は変更されないので自分で変更してあげてください #^^#

じゃぁね~ ばいばぁ~い 
See you again!! (*^-')/~☆ Bye-Bye ♪

 

みほメモ:
クロックだけど、PSoC5だと
IMO=3MHz (±1%)
だけど、USB を有効にして

IMO=24Mzh (±0.25%)
にしたほうが精度がいいよね。
この場合PSoC Creater3.3までだとILOも100kHzにしてね!
みたいにでるけど、Creater4.0では1kHzでもOKみたいなかんじ。なんだろうな。
とにかく、クロック精度が高いほうがうれしいよね。
OSつかって処理速度もほしいなら、PLLを48Mhzとか60MHzとか、やればうれしくなる場合も多いはず。
省電力の場合はそれなりだけど。